FPGA|CPLD|ASIC论坛

今日发帖：1 |总共 13587

版主：

最新回复最新发表最多查看最多回复精华高分悬赏零回复

2024 KiCon Asia KiCad 用户大会 dianzi_0101 6 天前 0 回复 1424阅读
精选推荐！紫光盘古系列FPGA开发板信息汇总 ElecFans小喇叭 08-09 01:23 2 评论 5792阅读
参与FPGA开发者技术社区每周一练，精美开发板免费领！小伍 01-10 14:52 24 评论 31230阅读
打卡有好礼！FPGA开发者技术社区每日打卡活动来啦！！小伍 09-17 15:13 4565 评论 52493阅读
小眼睛科技紫光盘古50K开发板优秀评测报告精选小伍 08-18 16:37 6 评论 7182阅读
紫光MES1/2KG 开发板——硬件使用说明 Mill 04-03 17:41 5 评论 3597阅读

0 FMC子卡原理图设计： 4路 16bit 250M ADC+4路 16bit 2.8G DAC 庞经理前天 17:24 0 讨论 108阅读
0 FPGA做深度学习能走多远？ FPGA技术江湖 3 天前 0 评论 445阅读
0 奇怪的CPLD问题：能下载，不工作 Rising2013 3 天前 0 回答 607阅读
0 写 Verilog 如何做到心中有电路？ FPGA技术江湖 4 天前 0 评论 256阅读
0 怎么样提高verilog代码编写水平？ FPGA技术江湖 5 天前 0 评论 445阅读
0 FPGA Verilog HDL代码如何debug？ FPGA技术江湖 6 天前 0 评论 499阅读
0 FPGA算法工程师、逻辑工程师、原型验证工程师有什么区别？ FPGA技术江湖 7 天前 0 评论 200阅读
0 命中顺序仲裁verilog如何优化设计? +2 jf_18813638 09-22 20:56 0 回答 805阅读
0 AG32 芯片保护与加密 AGMsemi 09-19 16:09 1 讨论 227阅读
1 小白提问：关于FPGA flash无法上电自启动问题 h1654156012.9554 09-18 11:25 0 回答 1278阅读
0 FPGA芯片架构和资源有深入的理解，精通Verilog HDL、VHDL jf_52388138 09-15 15:23 0 回答 1320阅读
0 兼容7A100T和PG2L100H双芯核心板，米尔FPGA平台飞洋 09-14 16:10 0 评论 981阅读
0 正点原子ZYNQ7015开发板！ZYNQ 7000系列、双核ARM、PCIe2.0、SFPX2，性能强悍，资料丰富！ jf_85110202 09-14 10:12 0 评论 401阅读
0 FPGA DDR4读写实验 FPGA技术江湖 09-13 20:18 0 评论 429阅读
0 FPGA Verilog HDL有什么奇技巧？ FPGA技术江湖 09-12 19:10 0 评论 645阅读
0 开发板的PL端有4片的DDR，怎么管理数据的传输 jf_54780054 09-11 16:10 1 回答 669阅读
0 如何用FPGA实现一个通信系统的发射端接收机？ FPGA技术江湖 09-10 19:15 0 评论 561阅读
0 为什么FPGA属于硬件，还需要搞算法？ FPGA技术江湖 09-09 16:54 0 评论 382阅读
0 请问有DS26334芯片的中文资料，和相关配置的源代码吗？以及相关的传输协议解析。 ypan 09-04 10:50 0 回答 778阅读
0 FPGA + USB2.0 PHY USB3300 实现高速USB2UART Edward 09-02 18:01 0 评论 508阅读
0 [XILINX] 正点原子ZYNQ7035/7045/7100开发板发布、ZYNQ 7000系列、双核ARM、PCIe2.0、SFPX2！ jf_85110202 09-02 17:18 0 评论 500阅读
0 【招聘】verilog vhdl FPGA jf_52388138 09-02 15:50 0 讨论 445阅读
0 AD采集FPGA做fft处理信号的问题 liyisong1 09-02 17:22 1 回答 1529阅读
0 双端口ram 前面给地址a、给数据a、给写使能a，后面给地址a、读使能a，(q_a)却输出高阻。请各位兄弟们指导，谢谢!!!!! jf_40730592 08-26 16:08 2 回答 1543阅读
0 Lattice MachXO3 Family默认IO上下拉配置 +36 rzd 08-23 12:57 0 回答 1527阅读