完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
请问楼主解决了吗?
|
|
|
|
请问楼主解决了吗?
|
|
|
|
请问楼主解决了吗?
|
|
|
|
Check Bus width mismatch
|
|
|
|
我也遇到了这个问题,没有遇到总线,然后DRC后提示Check Bus width mismatch这个错误
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
70453 浏览 310 评论
5243 浏览 1 评论
29410 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
12720 浏览 11 评论
Cadence 17.2的brd能有什么方法用16.6的打开吗?
37479 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-17 06:22 , Processed in 0.542972 second(s), Total 61, Slave 54 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号