9207
|
|
|
相关推荐
6个回答
|
|
yoonssica 发表于 2013-6-14 19:40 那个很简单的，你只要加几句话就行了，记事本格式的，发你一个看看。只要把location那些管脚改成你的就行了。不用每次编译完了都自己写管脚 #SETUP_PIN.tcl # Setup pin setting set_global_assignment -name RESERVE_ALL_UNUSED_PINS "AS INPUT TRI-STATED" set_global_assignment -name ENABLE_INIT_DONE_OUTPUT OFF # set_location_assignment PIN_28 -to CLK set_location_assignment PIN_119 -to RSTn set_location_assignment PIN_82 -to CODER set_location_assignment PIN_85 -to LIGHT set_location_assignment PIN_98 -to PULSE set_location_assignment PIN_18 -to TXD 写到记事本里 ，扩展名是tcl
最佳答案
|
|
|
2013-6-14 16:05:27
评论
|
|
|
知道 FPGA不？它有上百个引脚，逐个弄很麻烦，这就需要TCL脚本文件进行引脚配置
|
|
|
|
|
haozix521 发表于 2013-6-14 16:39 就是在学FPGA，零基础啊。。。是需要自己编写TCL才能配置引脚么？？？？ |
|
|
|
|
kittyonly777 发表于 2013-6-15 10:55 亲 我还有几个问题不懂诶 1、Verilog的TCL和VHDL的TCL编写一样？？？ 2、要下载到板子之前，不是先要在QuartusII里进行引脚配置嘛，我的一个程序，进行引脚配置，是要先有TCL文件才能配置引脚么？？？ 3、这个TCL是自己编写还是可以生成的呢？？？ 实在是不好意思啊，这么多问题，我实在是不懂这些东西 |
|
|
|
|
yoonssica 发表于 2013-6-15 11:58 都是一样的，你上网上自己找个帖子看下就行了，就知道有了那个文件后，每一步怎么弄了，很多的。运行完脚本文件就不用付管脚了 |
|
|
2013-6-15 13:06:18
评论
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
340 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1493 浏览 0 评论
442 浏览 0 评论
求助：遇见诡异问题，FPGA模块A输出端口连接模块B输入后，模块A不能正常工作的
1628 浏览 1 评论
499 浏览 0 评论
4415 浏览 98 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4570
