完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
CPLD的DATA IN 接收40位数据,在CLK的下降沿依次进入CPLD ,CPLD把这40位数据分成8组,每组5位,总共8组,对应芯片的8个输出端,每组中有数据D4,D3,D2,D1,D0五位数据,其中D4代表这一路的通与断,D3,D2,D1,D0选通与输入的那一路接通,有哪位大哥知道怎么做,指导下不胜感激
|
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1320 浏览 0 评论
417 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1473 浏览 1 评论
475 浏览 0 评论
1431 浏览 1 评论
4293 浏览 95 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-17 03:17 , Processed in 1.284428 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191