[问答]

可否直接使用LVPECL输出的有源晶振交流耦合至AD的时钟引脚？

问答对人有帮助，内容完整，我也想知道答案 0 原本打算使用FPGA的PLL输出端口得到AD的输入时钟，但发现FPGA的时钟输出jitter过大（600ps）,远大于得到优秀SNR所需的抖动水平如图为AD9233的推荐的时钟输入方法：由于不希望增加时钟管理芯片增加成本，可否直接使用低抖动的有源晶振 2v5/3v3的输出如图连接？或者，可否直接使用LVPECL输出的有源晶振交流耦合至AD的时钟引脚？ 0 本主题由 Harmony技术专家于 2023-12-22 13:59 审核通过
2023-12-22 06:29:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 99 个回答。邀请回答 jf_50240986 该类别下有 83 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答阿城138 该类别下有 26 个回答。邀请回答举报李泽坚相关推荐 • 请问高速AD差分时钟驱动能使用LVPECL输出的有源晶振交流耦合至AD的时钟引脚吗？ 2975 • 无源晶振和有源晶振的原理？ 2845 • 有源晶振的问题 8147 • AD2S1210时钟输入采用8.192MHZ的有源晶振，选择晶振时对有源晶振的功率有什么要求？ 184 • AD9680时钟为差分LVPECL的话，交流耦合如何接入呢？ 247 • 请问40M晶振输出异常可能有哪些原因？有源晶振 10219 • 无源晶振与有源晶振有哪些不同之处呢 1370 • 要用单片机控制有源晶振吗？ 2325 • 如果ad9680的clk和sysref信号采用lvpecl格式输入，交流耦合的话前端网络如何设计？ 169 • 有源晶振选型和电路连接 5961