[问答]

AD9220在时钟高电平下是不是一直采样但不转换，到低电平的时候才进行转换并输出？

问答对人有帮助，内容完整，我也想知道答案 0 1 AD9220在时钟高电平下是不是一直采样但不转换，到低电平的时候才进行转换并输出？ 2 AD9220是不是在上升沿启动采样保持，到下一个上升沿开始输出（我注意到手册标注的输出延迟是从上升沿开始起算的）我在设计一套高速随机信号处理系统，能否让AD9220一直工作在采样但不转换状态（CLK维持高电平），直到某一中断触发下降沿后才开始转换之后输出，单片机处理完成之后再将CLK复位为高电平。 0 本主题由 Harmony技术专家于 2023-12-21 11:20 审核通过
2023-12-21 06:39:57　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 99 个回答。邀请回答 jf_50240986 该类别下有 83 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答最强海贼王该类别下有 26 个回答。邀请回答举报刘燕相关推荐 • 请问AD9220在时钟高电平下是不是一直采样但不转换？ 2127 • ADC AD9220数据并行输出电平出现一段高的情况 2153 • AD9220 ADC数据是并行输出，有一位数据输出的电平应该一直是低但在时钟周期内会出现一段高的情况怎么解决？ 169 • 请问AD9220在用FPGA控制时是不是可以直接用PLL产生的10M时钟就可以？ 4705 • 当没有数据输入的时候，AD9780的DCI数据时钟输入管脚是否可以一直保持在高电平或者低电平？ 431 • 一个关于AD9220时钟输入的问题 1252 • DAC AD9780数据输入时钟，管脚是否可以一直保持在高电平或者低电平？ 2284 • ad7656bstz busy无高电平转换信号是为什么？ 177 • ADC的时钟线一直为高电平 2622 • 求助，关于AD9220输出格式的问题 190