完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
使用AD7685BRMZ 用在一个多路切换的采集系统中,Vref=4.096V。如果使用分时切换采集方式,为了保证信号具有充足的建立时间(按切换的两通道信号为最大压差考虑),总的采集频率最大约10ksps(实际测试结果).
我的问题是:ADC的外部电路,在多路切换切换过程,最大压差情况下信号建立时间小于3us。 而且AD7685 的Full-scale step 最大时间为 1.8us (见数据手册截图) ,两个时间之和也是小于5us。在这样一个采集系统中,完全可以将总采集频率提高到100ksps。可实际的试验结果是。通道件串扰特别严重!(说明:串行通信的总时间约为2us, 采用的是三线无繁忙模式) 排查点:首先我可以确定一点是,ADC的外部MUX 及其信号调理电路信号的建立时间肯定是在3us以内。这个完全可使用示波器查看。现在不理解的是AD7685 这个 Full-scale step time到底指代的是什么。 另外,在同一个系统 使用 AD7686 ,总采用频率会有所提升,接近20ksps; 但是 AD7686 Full-scale step time 只有400ns. 哪位给排疑解惑,谢谢! |
|
相关推荐
1个回答
|
|
手册中,AD7685 的Full-scale step 最大时间为 1.8us,指的是阶跃波形建立完成后,AD7685需要的采集时间是1.8us.
AD7685手册中,−3 dB Input Bandwidth的典型值为2MHz, 建立到16 bits的解析度误差,大概需要的建立时间为:12 * 0.5us = 6us. |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-21 09:24 , Processed in 0.466261 second(s), Total 42, Slave 35 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号