[问答]

AD9684与FPGA用LVDS模式接口互联时，FPGA端如何使用？

265 lvds

问答对人有帮助，内容完整，我也想知道答案 0 咨询一个初级A/D问题：AD9684中DCO时钟的用法（FPGA控制）。AD9684与FPGA用LVDS模式接口互联时，FPGA端如何使用？手册中没有详细说明，是DCO上升沿捕获数据，作为数据同步时钟，FPGA接收之后如何处理？AD9684输出时钟配置为100M，刚好也是设计中FPGA的工作时钟，这个时钟可以作为FPGA的驱动时钟吗？谢谢！！ 0 本主题由 Harmony技术专家于 2023-12-13 11:30 审核通过
2023-12-13 09:01:52　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 99 个回答。邀请回答 jf_50240986 该类别下有 83 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答阿城138 该类别下有 26 个回答。邀请回答举报 lotusp 相关推荐 • 请问AD9684中DCO时钟的用法 4709 • 请问AD9684最低采样率到底是多少？ 146 • 使用AD9684时PCB板上电后ADC的供电电压AVDD2会被拉低 5174 • 关于FPGA的lvds问题 2148 • 请问AD7626 FPGA LVDS 电平标准如何选择？ 3549 • 请问AD7626 FPGA LVDS电平标准如何选择？ 316 • 请问能否提供AD9684模拟输入的S参数文件辅助阻抗设计？ 1031 • 能否推荐一款为AD9684芯片(500Msps)提供低抖动时钟分配器4路输出以上？ 2022 • 如果不使用FPGA自带的SERDES，可否适用LVDS接口实现其功能？ 3547 • 基于FPGA和PCI9054的LVDS数据通信卡的设计 2276