完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,我在使用AD9129中发现,AD9129输出会出现偶发性底噪过高,原因不明,出现几率大约1/10,即对AD9129按照芯片手册推荐的初始化序列进行配置后,有几率会出现底噪过高,主信号还是有的。检查电源供电均正常。
使用方式是,AD参考时钟2.8G有ADF4351提供,ADF1351锁定后由FPGA对AD9129进行配置,输出DCO给FPGA,FPGA用此DCO产生DCI提供给AD1929。配置过程连续进行,也就是说,在开始配置AD时,AD还未输出DCO,FPGA也不会给AD提供DCI。这有问题吗? 是否需要这样,配置过程中先配置AD的PLL,然后DCO会有输出,等待FPGA内部PLL输出DCI稳定,再配置AD的DLL。芯片手册上没说配置AD时,是否需要DCI稳定? |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
789 浏览 1 评论
859 浏览 0 评论
498 浏览 0 评论
1726 浏览 1 评论
MCU用3.3V通过三极管和mos控制12V通断导致不能即使开断
1322 浏览 5 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-16 13:58 , Processed in 0.533655 second(s), Total 42, Slave 35 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号