完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在使用AD9162-FMC-EBZ测试板与一张XC7VX485T的FPGA为主控的底板连用时,发现SYSREF信号一直为高,请问下这是怎么回事啊?
我在使用时使用的ADI提供的ACE软件配置的AD9162-FMX-EBZ板子,看到的现象是SYSREF信号一直为高,CGS测试信号不完全拉高,每次重新配置时拉高的lane通道数还不一样。其界面设置如下图所示。FPGA的使用是条用的xilinx的JESD204 IP核。 FPGA抓到的SYNC信号与SYSREF信号如下图所示: |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-21 18:35 , Processed in 0.503243 second(s), Total 41, Slave 34 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号