完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
首先,内部时钟HIRC的频率为22MHz,如果您将PLLCON_SETTING设置为CLK_PLLCON_50MHz_HIRC,则会将CLK_PLLCON_50MHz_HIRC设置为50MHz。这意味着您希望通过PLL将22MHz提高到50MHz。 然后,由于您屏蔽了外部时钟,并切换HCLK到PLL,此时时钟仍然是22MHz。这可能是因为您还没有启用PLL或者PLL尚未稳定。 最后,如果您取消屏蔽外部时钟使能并等待外部时钟稳定,HCLK时钟应该能达到HIRC PLL设定的频率,并且可以被切换为50MHz。但是,您提到的“奇怪问题”可能是由于PLL没有正确配置或者在配置PLL时出现了错误。 因此,我建议您仔细检查您的PLL配置并确保它已正确配置。此外,您可能还需要检查PLL稳定器电路并确保其工作正常。最后,确保您的代码没有其他错误,这可能会影响HCLK时钟频率的正确设置。 |
|
|
|
只有小组成员才能发言,加入小组>>
897 浏览 1 评论
2295 浏览 5 评论
2605 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因?
2415 浏览 6 评论
2317 浏览 7 评论
使用eim外接fpga可是端口一点反应都没有有没有大哥指点一下啊
465浏览 9评论
474浏览 7评论
请教大神怎样去解决iMX6Q在linux3.0.35内核上做AP失败的问题呢
578浏览 6评论
455浏览 5评论
489浏览 5评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-22 15:06 , Processed in 1.007371 second(s), Total 78, Slave 59 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号