完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我叫 Ted,我正在开发一个基于 Zephyr 的应用程序以在 LPC55S69 上运行。该应用程序实际上是一对固件项目,此时它们通过 LPC55S69 的处理器间邮箱 (IPM) 功能相互协调。然而,我很难找到描述 LPC55S69 的两个内核如何访问芯片上的静态 RAM 和闪存资源的应用说明或技术规范。NXP 是否提供此类应用说明?我在哪里可以找到这个?
我用各种搜索短语搜索了论坛,例如“双关心内存仲裁”和“AHB 内存仲裁”、“共享内存访问”等。我还在 developer.arm.com 上搜索了有关高级硬件总线 (AHB) 规范的文档,特别是总线仲裁器。我还没有找到描述LPC55S69中是否有以及提供什么类型的内存访问规则的文件。我特别需要了解两个内核是否能够在同一时钟周期内访问同一内存位置。似乎不太可能,但我仍然需要确认是否存在资源共享仲裁。这将使我能够继续我正在采用的双核应用程序设计工作路径。 |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
1829个成员聚集在这个小组
加入小组我的项目我做主,使用GN+Ninja来完成构建系统(VSCode开发RT106X)
36050 浏览 0 评论
NXP IMX8应用处理器快速入门必备:技巧、使用、设计指南
4176 浏览 0 评论
5770 浏览 1 评论
6550 浏览 0 评论
NXP i.MX6UL开发板(linux系统烧录+规格+硬件+模块移植)使用手册
4008 浏览 0 评论
451浏览 2评论
求助,S32G上Core M启动后如何让Core A在Flash指定位置加载uboot?
419浏览 2评论
ESP32-WROVER-IE + LAN8720以太网,GPIO0电压只有1.6v,无法正常进入spi flash boot模式如何解决?
425浏览 2评论
求分享适用于PN7160 Android的NFC工厂测试应用程序
508浏览 2评论
545浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-17 10:19 , Processed in 0.812629 second(s), Total 44, Slave 38 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号