[问答]

如何解决stm32 H7 DMA串口发送数据一致性问题？

546 STM32

问答对人有帮助，内容完整，我也想知道答案 0 如何解决STM32 H7 DMA串口发送数据一致性问题？ 0
2021-12-6 06:05:08　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × heks 该类别下有 50 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 42 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 chm5 该类别下有 40 个回答。邀请回答 hjfjsdgfjdsf 该类别下有 37 个回答。邀请回答 fdjslkjd 该类别下有 35 个回答。邀请回答 werywer 该类别下有 35 个回答。邀请回答 uvysdfydad 该类别下有 35 个回答。邀请回答 h1654155957.9520 该类别下有 35 个回答。邀请回答凤毛麟角该类别下有 34 个回答。邀请回答维生素B2 该类别下有 34 个回答。邀请回答 dfzvzs 该类别下有 34 个回答。邀请回答 jenny042 该类别下有 34 个回答。邀请回答 ggfvxv 该类别下有 33 个回答。邀请回答 LY0206 该类别下有 33 个回答。邀请回答 meihuacg 该类别下有 33 个回答。邀请回答 hfgdzc 该类别下有 33 个回答。邀请回答尼克wo 该类别下有 32 个回答。邀请回答河南顺之航该类别下有 32 个回答。邀请回答举报刘慧相关推荐 • DMA在H7设备上不工作怎么解决？ 285 • 如何解决STM32发送的数据与串口助手上面显示数据不一致的问题？ 2471 • STM32串口使用DMA方式进行接收，打印的数据和发送的数据不一致 6937 • 在AXI中同时读写相同的address数据的一致性怎么比较 2498 • Arm AMBA协议集AXI中，同时读写相同的address，数据的一致性怎么比较？ 1615 • 如何解决STM32串口＋DMA发送数据程序卡死问题？ 2780 • STM32串口dma发送数据部分字节出错得原因？如何解决？ 2380 • 求一种共享高速存储器模块的设计方案？ 916 • C6678 多核程序的初始化及L1P cache一致性问题 4606 • STM32H743ZI UART DMA通信实验DMA方式不工作 3472 1个回答

答案对人有帮助，有参考价值 0 STM32F7系列芯片集成了L1高速缓存，即L1 CACHE,包括D-CACHE和I-CACHE。它能够提升CPU访问数据或指令的速度，改善MCU的性能。关于STM32F7 L1 CACHE的应用，有个数据一致性问题需要注意，不然编程时可能会遇到些奇怪的现象。在聊这个话题之前，先说几个基本概念或术语。 1、芯片复位后，I-CACHE,D-CACHE默认是关闭的。可以分别打开或关闭以及配置各自大小。 2、对于STM32F7来说，只有经过AXI总线接口访问时才用到L1 CACHE。换句话，通过其它总线【TCM/AHBP/AHBS】做数据或指令访问时是不涉及到L1 CACHE的。 3、回写【WRITE BACK】:在写数据时，只是把数据写进D-CACHE而未写入二级存储器，并将缓存行里的数据标识为DIRTY，直到执行CACHE的清除操作才将D-CACHE里的内容写进二级存储器。 3、透写【WRITE THROUGH】：在写数据操作时同时将数据写入D-ＣＡＣＨＥ和二级存储器。这对于保持数据的一致性有好处，代码编写也相对简单。不过它需要消耗更多的写数据时间。当然，下次访问相同内容时还是可以直接从缓存里读取。跟回写相比，算是一种折衷处理办法。 4、STM32F7片内外各个存储单元的存储属性是通过MPU来配置的。在芯片复位之后，MPU是默认关闭的，此时各存储单元的存储属性遵照如下的默认配置。好，那什么时候会发生数据一致性问题？当有ＣＰＵ和其它主设备【如ＤＭＡ】共同访问某可缓存的二级存储器比方ＳＲＡＭ１，同时该存储器又具有回写属性，此时就可能发生数据一致性问题。因为该存储器的回写属性，导致通过ＣＰＵ欲写入存储器的数据只是缓冲在ＣＡＣＨＥ里，而没有及时写入存储器。如果此时ＤＭＡ访问该二级存储器的话，读到的数据可能跟预期不一致。为了避免数据不一致的问题，我们需要做D-CACHE维护操作。一般有如下四种方法： 1、当对一个可缓存的二级存储器做了写数据操作之后，通过软件对D-CACHE进行清除操作，即运行SCB_CleanDCache()。这样将CACHE里的缓存内容写回到二级存储器，比如把那些DIRTY CACHE行的数据写进SRAM1。 2、通过MPU调整可缓存存储器的存储属性，将其CACHE使用方式改为透写模式。这样保证每次写入CACHE里的内容也同时写入二级存储器，比如写进SRAM1。 3、通过MPU调整可缓存存储器的存储属性，将其共享属性改为可共享的【SHAREABLE】。此后该二级存储器将变为不可缓存。 4、通过配置CACR寄存器中的D-CACHE位，强制将所有写操作配置为透写属性。当然，跟上面描述相对应的还有一种情形。那就是DMA更新了可缓存存储器比如SRAM1的数据后，CPU再去读SRAM1，此时也会发生数据不一致的问题。因为CPU此时读的数据还是之前CACHE里的旧数据。为了避免这个问题，保证数据的一致，就得在CPU读SRAM1之前通过软件执行CACHE失效操作，这样保证CPU直接从二级存储器比方SRAM1读取数据。下面有个关于数据一致性的实例供大家思考。首先CPU从片上FLASH存储块aSRC_Const_Buffer的128字节常量数据拷贝到SRAM1里的一个名为pBuffer的缓存区。然后CPU配置并使能DMA执行从内存到内存的传输，将SRAM1里pBuffer缓存区的数据传输到DTCM RAM的另一个aDST_Buffer缓存区。最后，CPU将aDST_Buffer缓存区的数据与flash存储块aSRC_Const_Buffer的常量数据进行比较是否一致。最后小结下，对于STM32F7系列MCU来说，可能发生数据一致性问题需要的几个因素： 1、有CPU和DMA参与数据访问； 2、有被CPU和DMA共同访问的可缓存的带回写属性的物理存储块； 3、开启了D-CACHE；

2021-12-6 14:17:16 评论举报李华瑞