完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
我在Vivado 16.2中重新创建了一个在Vivado 15.2中完美运行的固件。 当我尝试在IPI中验证设计时,它会给出错误和严重警告。 这个版本的Vivado的参数propragation有什么不同吗? 总线IP在总线上检测到64位宽,当它应该达到32时,就像在原始项目中一样。 如果无法在总线属性中修改支持窄脉冲串,则如何解决警告(可以编辑块,但不能编辑总线) |
|
相关推荐
1个回答
|
|
检查此AR。
您需要使用balace数据转换器来匹配data_width http://www.xilinx.com/support/answers/66114.html 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2279 浏览 7 评论
2691 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2174 浏览 9 评论
3249 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2321 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
580浏览 1评论
1645浏览 1评论
144浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2297浏览 0评论
610浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-22 12:17 , Processed in 1.021023 second(s), Total 48, Slave 42 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号