电子发烧友论坛
1668
|
我们的设计使用Artix7 -2L器件。它从ADC捕获图像数据，最后是显示图像的应用程序。主时钟为80MHz，使用PLL生成20,40,80和160Mhz。时序正在使用实现策略
（最坏的情况是设置和保持松弛是0.05ns和0.04ns） 该设计在室温和高温下都能正常工作，但设计在低于10℃的低温下开始失效（即图像损坏，内部测试也失败）。 检查了代码，coregen ip实例和时序约束，但无法发现任何问题。 有没有人对什么有任何建议？ 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
问题得到了解决。问题是由于我们的电路板中的vccint电压较低。当我们将vccint核心电压稍微更高时，系统在低温下运行良好。 感谢Austin的建议，这有助于检查和检查我们的抖动相关约束 在原帖中查看解决方案 |
|
|
|
|
|
K，
你的系统抖动是什么？ 你的时钟抖动是什么？ 所有抖动源都会减损。 从峰值到峰值抖动的200ps到500ps是非常常见的。 这意味着除非你的峰值抖动超过峰值抖动的1/2，否则不能满足时序要求。 50 ps的松弛太紧了。 并且，在不知道您的抖动的情况下，您不知道您需要什么。 有什么低温？ 最近的器件（从40 / 45nm开始）在冷时变慢，在热时变慢。 因此，变得更冷意味着时间变得更糟。 如果只是几乎不满足周期约束，并且它变冷，并且你有很多抖动，你会看到时序错误，并且设计将无法正常工作。 确保您有时钟抖动，系统抖动将其设置为工具（如果您不知道抖动，时钟源设置为50ps，系统设置为500ps）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
嗨，
问题得到了解决。问题是由于我们的电路板中的vccint电压较低。当我们将vccint核心电压稍微更高时，系统在低温下运行良好。 感谢Austin的建议，这有助于检查和检查我们的抖动相关约束 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2322 浏览 7 评论
2733 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2369 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
653浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
462浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
222浏览 1评论
669浏览 0评论
1861浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2379
