电子发烧友论坛|
嗨，我正在使用Virtex-6 FPGA GTX收发器向导，版本1.12。我使用Web包许可证进行模拟。
device = xc6vlx75tdevicefamily = virtex6package = ff484。 我收到一些警告和错误。 Map中的错误是 错误：包装：2309 - 太多的“IOB”类型的粘合复合物被发现适合此设备。 错误：地图：237 - 设计太大，无法容纳设备。 请查看“设计摘要”部分，了解设计的哪个资源要求超出了设备中可用的资源。 请注意，报告的切片数量可能无法准确反映，因为它们的包装可能尚未完成。 请帮我解决这个问题 
0
|
|
相关推荐
13个回答
|
|
|
您需要减少顶层的IO数量，以便您的设计适合设备。
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
您的设计的利用率是多少？
您可以在合成后获得估计值，如附件中所示。 错误消息指出您的设计尝试使用的IO数量超过可用数量。 如果真的那么请尽量减少它们。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
|
我正在尝试实现vertix 6 GTX_TRANSCEIVERS。我只是试图发送和接收数据。这里我使用xaui与ref clk 156.25MHZ和线速3.125 Gbps，PLL CLK是1.5625 mhz。我没有使用8B / 10B编码和
解码。我绕过TX缓冲区并启用RX缓冲区。它是否必须使用RX COMMA对齐？我没有在配置中使用。我禁用OOB，PCI，COMMA DETECT，CHANNEL BONDING。这是正确的方法吗？如果我想传输 6.5 ghz的数据然后需要更改时钟中的哪个参数？我无法与接收器通信发送器？请帮帮我 |
|
|
|
|
|
嗨，对于FTX_TRANSCEIVERS我也遇到了地图期间的syntesis错误。
错误：PhysDesignRules：2423 - 无效的GTX专用时钟：来自另一个GTX附近的IBUFDS元素并使用专用路由转发的REFCLK的范围是6.块gtx0_xaui_wrapper_rx_buffer_i / gtxe1_i（GTXE1_X0Y0）多于其源时钟。 错误：打包：1642 - 物理DRC中的错误。 |
|
|
|
|
|
ERROR消息表示您已将参考时钟输入放置得离GTX站点太远。
这需要修复。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
您好，我也遇到了这个问题，即“ERROR：PhysDesignRules：2423 - 无效的GTX专用时钟：来自另一个GTX附近的IBUFDS元素并使用专用路由转发的REFCLK的覆盖范围是6.块gtx114_i / gtx1_gtx114_i / gtxe1_i（GTXE1_X0Y9）
不仅仅是源时钟。“ 你说MGTREFCLK的输入离GTX太远了，我无法准确理解你。在我的项目中，我实例化了一个Quard，包括四个GTX，使用MGTREFCLK0P / N作为所有四个GTX的参考时钟。 映射时，我遇到了ERROR。 我遇到三个ERROR：GTXE1_X0Y9，GTXE1_X0Y10，GTXE1_X0Y11有如上所示的那种ERROR，但是GTXE1_X0Y8没有那个ERROR。为什么？ 什么是解决方案？ 我需要你的帮助，我知道你有能力解决它。 谢谢〜!!!! |
|
|
|
|
|
您使用的是哪种器件（器件和封装）？您为REFCLK输入分配了哪些引脚位置？
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
您好，我使用Virtex-6 XC6VLX240T-FF1156，我使用两个Quard，包括8个GTX，即Quard112和Quard114。
Quard 114的MGTREFCLK的位置是AK6，AK5，而Quard 114的MGTREFGCLK的位置是V6，V5。 以下是原理图： 我在等你的回复。谢谢！ |
|
|
|
|
|
我很遗憾地告诉你，我发现了我的错误原因。这只是我犯了一个低错。我把Quard 112的MGTREFCLK的位置写成了NCF的Quard 114！
我需要做的是交换它们。 因为我粗心大意，我很抱歉打扰你。 谢谢大家。 |
|
|
|
|
|
您是否尝试将参考时钟从Quad 112路由到114？
或者从Quad 114到112的参考时钟？ 您使用的是哪个版本的工具？ ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
我试图将参考时钟从Quard 112路由到114，同时将参考时钟从Quard 114路由到112.我真的非常抱歉。我已经解决了这个错误。谢谢。
|
|
|
|
|
|
对你来说任何解决方案都是.......
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2276 浏览 7 评论
2685 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2170 浏览 9 评论
3239 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2311 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
562浏览 1评论
1638浏览 1评论
132浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2284浏览 0评论
598浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1786
评论
淘帖
1339
