完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
我正在使用Xilinx Vivado 2016.2 SDK。 使用freertos 8.2.3版本为Microblaze处理器创建了一个项目。 项目创建后,我用freertos 9版本的源文件替换了freertos 8.2.3。 然后我编译了BSP并为freertos生成了lib。 之后,我将SIEMENS RT堆栈集成到我的应用程序中并进行编译。 在SDK中收到错误。 但同样的事情,如果我通过cygwin能够构建和生成.elf文件。 请任何人帮我解决这个问题。 我已使用此消息附加了构建日志。 问候, Subeesh BuildLogfromSDK.txt 1442 KB |
|
相关推荐
1个回答
|
|
喜
它看起来gcc无法找到头文件。 SDK中的编译器设置是什么? https://www.xilinx.com/support/documentation/sw_manuals/xilinx13_2/SDK_Doc/tasks/sdk_t_proj_compiler_options.htm --hs -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2276 浏览 7 评论
2686 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2170 浏览 9 评论
3239 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2312 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
562浏览 1评论
1639浏览 1评论
132浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2284浏览 0评论
600浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-17 14:55 , Processed in 0.932756 second(s), Total 46, Slave 40 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号