完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好@ yskim983
如果要延迟输入数据,则必须使用IODELAY。 即,FPGA引脚 - > IODELAY - > ISERDES - >并行数据。 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2273 浏览 7 评论
2684 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2169 浏览 9 评论
3238 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2310 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
560浏览 1评论
1637浏览 1评论
131浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2282浏览 0评论
596浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-16 19:31 , Processed in 1.061544 second(s), Total 47, Slave 41 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号