完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我使用系统生成器并尝试使用Xilinx Libary实现饱和功能。 例如,我怎么能得到一个类似于普通simulink库中的块“饱和度”的函数。 背景是我的FPGA模型中有一个PWM信号。 现在我想减少负面价值。 或者将所有负值更改为零。 谢谢。 |
|
相关推荐
2个回答
|
|
块中的网关具有饱和选项,用于端口处的饱和。
对于sysgen设计内部的信号,您可以使用Convert块,它也允许饱和度选项。 www.xilinx.com 在原帖中查看解决方案 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2272 浏览 7 评论
2684 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2169 浏览 9 评论
3238 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2309 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
557浏览 1评论
1636浏览 1评论
129浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2282浏览 0评论
595浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-16 01:37 , Processed in 1.073165 second(s), Total 49, Slave 43 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号