电子发烧友论坛|
我有ModelSim PE学生版10.3b，但当我尝试模拟我的设计时，这是出现的消息：---------------------------
ISE项目导航器（ISE Design Suite 14.4）---------------------------警告：无法获得预编译的模拟库信息。 要解决此问题，您可以执行以下任一操作： - 如果库已经预编译，请使用以下方法之一指向它们：*将MODELSIM环境变量设置为指向modelsim.ini文件*设置 WD_MGC环境变量指向包含modelsim.ini文件的目录*将modelsim.ini文件复制到项目目录*在“编译HDL模拟库”或“编译HDL模拟库”中的“编译库目录”属性中设置模拟库路径 模拟行为模型“过程。 - 如果库尚未编译，请通过运行“编译HDL仿真库”过程或在命令行上运行“compxlib”应用程序来编译它们，然后根据上述方法指向已编译的库。 你想现在中止模拟过程吗？ 注意：要关闭此对话框，请将“忽略预编译库警告检查”进程属性设置为true -------------------------- - 是否--------------------------- *我已经如上所述编译了库。 *我已经设置了2个环境变量，但每次都会得到相同的错误。 请帮助，提前谢谢。 
0
|
|
相关推荐
2个回答
|
|
|
嗨，
检查这个帖子：http：//forums.xilinx.com/t5/Simulation-and-Verification/ModelSim-Failed-to-get-the-pre-compiled-simulation-library/td-p/120586 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
我已经完成了该链接中提到的事情但没有任何改变，我得到了相同的结果。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2273 浏览 7 评论
2684 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2169 浏览 9 评论
3238 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2310 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
560浏览 1评论
1637浏览 1评论
131浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2282浏览 0评论
596浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1522
评论
淘帖
7199
