电子发烧友论坛
2776
|
嗨，大家好，
我使用creat和package IP来创建我的个人IP，然后我想在IP包中编辑我的IP，但每次在IP packager项目中，它都会生成两个verlog文件。 我想知道两个如何将这些verilog文件更改为vhdl格式。 谢谢。 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
你在谈论哪些文件？ 它们包含什么？ 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨，迪迪卡，对不起，我的问题不明确。
在外围设备创建过程中创建的文件。 一个是顶级架构文件，我们可以在其中定义用户I / O. 另一个包含功能AXI接口。 所有这些文件都是由我的设计中的verilog编写的，我想将它们更改为VHDL。 谢谢。 |
|
|
|
|
|
嗨，
在项目设置中，将目标语言更改为VHDL并重新生成IP文件。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
只有小组成员才能发言，加入小组>>
2276 浏览 7 评论
2685 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2170 浏览 9 评论
3239 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2311 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
562浏览 1评论
1638浏览 1评论
132浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2284浏览 0评论
598浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2236
