完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在我的原理图设计中我使用乘法器IP core.im使用分数定点计算,所以我不需要我的乘法器块的所有输出位,所以在IP核的GUI我选择我的自定义输出LSB和MSB。到目前为止一切正常
。 但是当涉及到时序分析器或其他类似的东西时,我得到的每个乘数都有这两个错误: NgdBuild:76 - 文件“ipcore_dir / multconst.ngc”无法合并到块“XLXI_105”(TYPE =“multconst”)中,因为块中的一个或多个引脚(包括引脚“p”)未在文件中找到。 请确保实例化组件上的所有引脚都与较低级别设计模块中的引脚匹配(无论情况如何)。 如果此块上有总线引脚,请确保上层和下层网表使用相同的总线命名约定。 NgdBuild:604 - 无法解析类型为'multconst'的逻辑块'XLXI_105'。 引脚名称拼写错误可能导致此问题,缺少edif或ngc文件,块名称与edif或ngc文件名之间的大小写不匹配,或者类型名称的拼写错误。 目标'spartan3'不支持符号'multconst'。 我很困惑,因为除了IP核的GUI之外,我还没有真正改变过。 有没有人对我如何解决这个问题有任何想法? |
|
相关推荐
1个回答
|
|
这与你之前发布的问题完全相同 - NgdBuild:76。
我再说一遍,从错误信息中我可以看出,你的原理图块和底层的NGC并没有相同的东西。 无论您使用或不使用多少个引脚,都与接口不匹配。 您需要确保原理图符号与块的基础描述相匹配。 例如,您的符号上有pin p但NGC没有。 这是我的解释。 无论如何。 ----------“我们必须学会做的事情,我们从实践中学习。” - 亚里士多德 |
|
|
|
只有小组成员才能发言,加入小组>>
2276 浏览 7 评论
2686 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2172 浏览 9 评论
3240 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2312 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
565浏览 1评论
1640浏览 1评论
132浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2285浏览 0评论
601浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-18 06:58 , Processed in 1.270060 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号