电子发烧友论坛|
我正在使用kc705 eval。
板。 Itried xtp147设计实例，在对电路板进行编程之后，tx led led开启，但PC不接收任何东西。 我正在使用wireshark，并且防病毒和防火墙也关闭了。 其次，我尝试了4dsp的设计实例（使用他们的fmc142板），我仍然遇到同样的问题。 我确信电路板配置良好（跳线，开关等）。 有没有办法测试和调试以太网PHY？ 
0
|
|
相关推荐
7个回答
|
|
|
None
|
|
|
|
|
|
你好
您可以尝试PHY环回并检查您是否在RX上看到TX数据包。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
|
|
|
|
|
|
你好，你什么时候买这个板的？
该主板是否首次使用以太网或在一段时间内发生故障？ 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
|
|
|
|
|
|
你好
您需要设置外部PHY的控制寄存器-0位[14] = 1，以使PHY处于环回状态。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
请问kc705中ddr3都是通过物理phy链接的吗.
|
|
|
2021-5-30 16:44:30
评论
|
|
只有小组成员才能发言，加入小组>>
2279 浏览 7 评论
2687 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2173 浏览 9 评论
3246 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2315 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
571浏览 1评论
1641浏览 1评论
134浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2292浏览 0评论
606浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
11981
淘帖
730
