电子发烧友论坛|
|
|
相关推荐
5个回答
|
|
|
为了匹配时序，故意延长走线。
|
|
|
|
|
|
蛇形走线。
一般在走蛇形线时，软件会根据走线长短自动计算并显示走线上的信号延迟，为匹配时序提供参考。这多用在高速通信上，像FPGA等。一般单片机应用不会搞这么复杂，没必要。 |
|
|
|
|
|
一般是为了阻抗匹配，对时序要求比较严的电路，之前用过的射频模块上很多都是这样设计的，主要是针对高频电路，图中电路目的是什么？
|
|
|
|
|
|
差分走线，为的是有相同的时序
|
|
|
|
|
|
时序等长
|
|
|
|
|
只有小组成员才能发言，加入小组>>
9377 浏览 0 评论
8742 浏览 0 评论
13210 浏览 0 评论
4131 浏览 0 评论
4381 浏览 0 评论
1471浏览 1评论
137浏览 1评论
208浏览 1评论
IPC-6012E CN 2020中文 CN 刚性印制板的鉴定及性能规范
266浏览 1评论
请问当一个单片机的IO口对应2个NETLABEL的时候导入PCB的网络表只有PA0连上，WK_UP没有连，这个是怎么回事？
813浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
809
评论
淘帖
1831
