完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我们在这里有一个Spartan6设备,想知道我们是否可以在DCM保持复位期间使用DCM的状态输出。 在启动时,我们希望将DCM保持在重置状态。 顺便说一句,我必须说保持DCM的逻辑在另一个时钟域。 我们希望捕获(同步)状态位(输入时钟切换)并决定释放DCM重置。 现在,我不确定我们是否将DCM保持在复位状态,它会在此期间断言/取消断言其状态输出。 有人可以澄清一下吗? 非常感谢! 以上来自于谷歌翻译 以下为原文 Hi, We have one Spartan6 device here and want to know if we can use the status outputs of DCM during the DCM is hold in reset. At startup we want to hold the DCM in reset. Btw, I must say that the logic that holds the DCM is in another clock domain. We want to capture(synchronize it) the status bit(input clock is toggling) and decide to release the DCM reset. Now, I'm not sure if we keep DCM in reset will it assert/deassert its Status Outputs or not during this time. Can someone clarify this? Many Thanks! |
|
相关推荐
1个回答
|
|
3,
在保持复位状态时,状态输出将全部保持复位状态(它们也不会改变)。 使用其他时钟域将DCM保持在复位状态没有问题。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 3, While held in reset, the status ouputs will all be held reset, also (they will not change). No problem with using another clock domain to hold the DCM in reset. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2273 浏览 7 评论
2684 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2169 浏览 9 评论
3238 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2310 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
559浏览 1评论
1636浏览 1评论
130浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2282浏览 0评论
595浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-16 10:41 , Processed in 1.133867 second(s), Total 48, Slave 42 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号