完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好,
现在我在S6-100设备上的ISE 14.7中遇到了Video Scaler 7.01a的问题。 缩放器工作在缩放模式下,例如将1080i50转换为625i。缩放结果是正确的。 但IP核心在几个小时后停止工作。 输出端口m_axis_video_tvalid始终为“0”,输出端口s_axis_video_tready也为“0”。 此视频缩放器IP内核的许可证是评估版本。 我想就你的工作提出建议。 谢谢你们。 以上来自于谷歌翻译 以下为原文 Hi everyone, Now I have problems about Video Scaler 7.01a in ISE 14.7 on S6-100 device. The scaler is working in the down-scale mode such as converting 1080i50 to 625i. The scaling result is correct. But the IP core stops working after couple of hours. The output port m_axis_video_tvalid is always '0', and the output port s_axis_video_tready is '0' either. The licence for this video scaler IP core is a evaluation version. I'd like to have your advice on my work. Thank you all. |
|
相关推荐
3个回答
|
|
你好@ adrian7
是的,预计在使用硬件评估IP许可证的一段时间内可以工作。 有关更多信息,请访问此链接:http://www.xilinx.com/products/intellectual-property/ef-di-vid-scaler/ef-di-vid-scaler-evaluation.html 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi @adrian7 Yes, it is expected to work for a period of time when hardware evaluation IP license is used. Check this link for more information: http://www.xilinx.com/products/intellectual-property/ef-di-vid-scaler/ef-di-vid-scaler-evaluation.html Thanks, Vinay -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution.View solution in original post |
|
|
|
你好@ adrian7
是的,预计在使用硬件评估IP许可证的一段时间内可以工作。 有关更多信息,请访问此链接:http://www.xilinx.com/products/intellectual-property/ef-di-vid-scaler/ef-di-vid-scaler-evaluation.html 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 以上来自于谷歌翻译 以下为原文 Hi @adrian7 Yes, it is expected to work for a period of time when hardware evaluation IP license is used. Check this link for more information: http://www.xilinx.com/products/intellectual-property/ef-di-vid-scaler/ef-di-vid-scaler-evaluation.html Thanks, Vinay -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution. |
|
|
|
你好@ adrian7,
LogiCORE IP核完整系统硬件评估许可证使您能够贯穿整个设计流程,包括实施,模拟和比特流生成。 但是,生成的比特流包含在核心的典型时钟速率下运行2到8小时后禁用设计的电路。 运营期的实际持续时间因核心而异。 要重新启动设备,必须重新加载比特流(重置或重新编程设备)。 问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 以上来自于谷歌翻译 以下为原文 Hello @adrian7, A LogiCORE IP Core Full System Hardware Evaluation license enables you to run through the entire design flow, including implementation, simulation, and bitstream generation. However, the generated bitstream contains circuitry that disables the design after 2 to 8 hours of operation at the typical clock rate for the core. The actual duration of the operational period varies on a core-by-core basis. To start the device working again, you must reload the bitstream (reset or reprogram the device). Regards, Ashish ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2276 浏览 7 评论
2686 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2172 浏览 9 评论
3240 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2312 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
562浏览 1评论
1640浏览 1评论
132浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2284浏览 0评论
600浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-17 18:11 , Processed in 1.039402 second(s), Total 52, Slave 46 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号