电子发烧友论坛|
AD9229-65的使用问题：AD时钟给的是50MHz，在上电使用时发现AD的输入端有很多信号串扰在上面，采样后数据就出错了，如果设置AD工作在pown模式（掉电模式）下，AD输入端的信号就非常干净没有干扰，AD前端差分电路如下图
0
|
|
相关推荐
6个回答
|
|
|
你看到的可能是时钟脉冲出现在输入端，它是一个共模信号，对采样不会有什么影响。使劲看了下你的前端模拟部分，如果保留电感支路，好像破坏了直流bias， 1.5V。
|
|
|
|
|
daaty 发表于 2019-2-19 17:53 但是我用FPGA接收AD采样过来的数据，信号很差，看频谱后，各种频点都有，有用信号几乎淹没了。原理图中的DNP是未焊接的。 |
|
|
|
|
daaty 发表于 2019-2-19 17:53 电路没问题，就像你说的，应该是共模信号，之前是FPGA程序有问题，导致测得数据不对 |
|
|
|
|
|
你的电路错了，量下ADC输入口的直流吧，现在是短路情况。
|
|
|
|
|
|
差分输入端没有提供外部的直流偏置吧，应该被偏置在AVDD/2上。
|
|
|
|
|
|
电路是没问题的，干扰也是正常存在的，FPGA程序写的有问题，目前问题已经解决，端口上的干扰应该是被差分抑制了 |
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1708 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4096 浏览 2 评论
8804 浏览 1 评论
3023 浏览 1 评论
6945 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1156浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1454浏览 2评论
1375浏览 2评论
1127浏览 1评论
998浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2536
评论
淘帖
191
