电子发烧友论坛|
对AD7682的配置和时序可能是有理解上的不对，导致输出的是乱码。 时序设计如下：AD转换的周期为80KHZ,，采样时钟为80MHZ，CFG配置为“11110101111001”； CNV信号一个周期内有两个高脉冲，其中一个脉冲的高地平持续3个时钟，另一个脉冲的高地平时间为200个时钟，其中两个脉冲的间隔为1us； SCK和DIN的脉冲周期为80MHZ，这两个信号都是在CNV宽脉冲下降沿后3个时钟后进行配置。 不知道这样子设计的时序是不是有问题，导致了AD7682不能正常工作？还是可能存在其他的问题？
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
下图是仿真时序，选用的是手册中的31页page43的采样时序模式 |
|
|
|
|
|
可以给一个电话号码讨论一下么？ 这样子效率太低了 在 2017-02-20 14:20:49，StevenX <analog-ch@jiveon.com> 写道： | | 中文技术支持 | | Re: AD7682的使用问题 created by StevenX in 数据转换器专区 - 查看全部讨论 1. 请用时序图表示一下你的采样可以吗？ 2. 你选用手册中的哪种采样时序模式？ 通过回复电子邮件回复该消息 -或- 转到以下位置上的消息 如您想暂停对某个讨论的关注，请您点击该讨论帖并在右手菜单处点击“停止跟踪”。请您务必在登陆状态下进行设置。 在 数据转换器专区 内开始新讨论，通过 电子邮件 或在以下位置上：中文技术支持 此電子郵件是由 中文技术支持 傳送，因為您是註冊的使用者。 您可以立即取消訂閱，位置為 中文技术支持，或是在以下位置調整電子郵件頻率：電子郵件偏好設定 | | |
|
|
|
|
|
时序图如下图所示：采样周期为12.5us,采样时钟为80mhz 时序参考的datasheet中的第31页 |
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1721 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4106 浏览 2 评论
8815 浏览 1 评论
3032 浏览 1 评论
6956 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1169浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1461浏览 2评论
1389浏览 2评论
1138浏览 1评论
1009浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3316
评论
淘帖
259
