电子发烧友论坛
4227
|
嗨，
我在我的windows10系统上安装了Vivado17.3。 当我尝试创建项目时，将打开“硬件管理器”窗口而不是“项目管理器”。 相同的安装文件在windows7中工作正常。 如何在windows10中打开项目管理器窗口？ 谢谢 以上来自于谷歌翻译 以下为原文 Hi, I installed Vivado17.3 on my windows10 system. When I try to create a project, Hardware Manager window opens instead of Project Manager. The same installation file works fine in windows7. How do I open the Project Manager window in windows10?? Thanks 
0
|
|
相关推荐
2个回答
|
|
|
你好@ akosaraj5，
您可能已经安装了Vivado Lab Edition而不是Vivado System或Design（或WebPACK）版本。 您可以导航到例如C： Users \。Xilinx xinstall和最新的xinstall_1234567890xxx.log文件，在这里您可以看到安装了哪个版本，例如： 你能仔细检查一下吗？ 亲切的问候，Anatoli Curran，Xilinx技术支持----------------------------------------- --------------------------------不要忘记回复，工作，并接受解决方案.---- -------------------------------------------------- ------------------- 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hello @akosaraj5, It looks like you may have installed Vivado Lab Edition instead of Vivado System or Design (or WebPACK) edition. You can navigate to e.g. C:Users Can you double check this please? Kind Regards, Anatoli Curran, Xilinx Technical Support ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. -------------------------------------------------------------------------View solution in original post |
|
|
|
|
|
你好@ akosaraj5，
您可能已经安装了Vivado Lab Edition而不是Vivado System或Design（或WebPACK）版本。 您可以导航到例如C： Users \。Xilinx xinstall和最新的xinstall_1234567890xxx.log文件，在这里您可以看到安装了哪个版本，例如： 你能仔细检查一下吗？ 亲切的问候，Anatoli Curran，Xilinx技术支持----------------------------------------- --------------------------------不要忘记回复，工作，并接受解决方案.---- -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 Hello @akosaraj5, It looks like you may have installed Vivado Lab Edition instead of Vivado System or Design (or WebPACK) edition. You can navigate to e.g. C:Users Can you double check this please? Kind Regards, Anatoli Curran, Xilinx Technical Support ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2279 浏览 7 评论
2687 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2173 浏览 9 评论
3246 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2315 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
572浏览 1评论
1642浏览 1评论
134浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2292浏览 0评论
606浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2623
