电源技巧＃8：设计12GHz，超低相位噪声（0.09 ps rms抖动）锁相环

AN6265.pdf

AN6265.pdf (487.99 KB, 下载次数: 16 )

详细介绍了具有外部VCO的完整12GHz，超低相位噪声分数N锁相环（PLL）的设计。它由高性能小数N分频PLL（MAX2880），基于运算放大器的有源环路滤波器（MAX9632）和12GHz VCO（SYNERGY DXO11751220-5）组成。

图1.基于MAX2880的12GHz超低相位噪声小数N分频PLL。

主要特点：

该高性能PLL可用于生成混频器本地振荡器（LO）频率或ADC / DAC时钟，适用于微波点对点系统，测试和测量设备或汽车雷达。

相应的噪声性能数据和详细的设置指南包含在本应用笔记中。

表现结果：

PLL整体相位噪声通常由PLL的带内相位噪声基底和VCO相位噪声决定。为了构建超低相位噪声PLL，设计人员需要选择低相位噪声VCO和PLL。MAX2880能够在整数模式下实现-229dBc / Hz的带内相位噪声基底，并为分数低噪声模式实现-225dBc / Hz。

表1和图2显示了12GHz电路和MAX2880不同模式的相位噪声性能。

表1. 12GHZ相位噪声总结

图2. 12GHz相位噪声图。

细节设置指南：

此设计需要MAX2880评估板（EV kit）和12GHz外部VCO（Synergy DXO11751220-5）。

注意：Synergy VCO不包含在MAX2880评估板中，需要对评估板进行一些修改。

验证MAX2880的默认功能。请参考MAX2880评估板数据手册，了解详细的操作步骤。
根据表2修改MAX2880评估板，并根据图3更改跳线位置。
表2. MAX2880评估板修改
根据图4连接评估板。确保所有电源设备均已关闭。
将VCO上电至+ 5V。
使用+ 15V和+ 6V为MAX2870评估板上电。
将MAX2880寄存器编程为所需模式：
整数低噪声模式：003C0000,06000001,6F00CE22,00002503,00000004,00000005
小数低噪声模式：003C0000,06000001,0F00FFFA，00000303,00000004,00000005
小数低杂散模式：003C00C8,06000001,6F00CE22,00000B03,00000004， 00000005