电子发烧友论坛|
你好，
我正在使用Vivado 2013.4 WebPack，然后在ZYNQ PS上使用NAND接口，当我点击SMC timing Calculation框时，我遇到了这个“Vivado内部异常”错误。 有没有人遇到过这个错误？ 问候，伯克 以上来自于谷歌翻译 以下为原文 Hello, I am using the Vivado 2013.4 WebPack and after I enable the NAND interface on ZYNQ PS, I face this "Vivado Internal Exception" error, when I click on the SMC Timing Calculation box. Has anyone encountered this error? Regards, Berk 
0
|
|
相关推荐
4个回答
|
|
|
嗨，这是一个已知问题，将在Vivado 2014.1中修复
谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, This is a known issue and will be fixed in Vivado 2014.1Thanks,Vijay -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution.View solution in original post |
|
|
|
|
|
嗨，这是一个已知问题，将在Vivado 2014.1中修复
谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, This is a known issue and will be fixed in Vivado 2014.1Thanks,Vijay -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
那么，“解决方案”是否会降级到Vivado 2013.3（没有这个问题）？
以上来自于谷歌翻译 以下为原文 So, is the "solution" then to downgrade to Vivado 2013.3 (which does not have this issue)? |
|
|
|
|
|
在2013.2中有一个工作项目，升级到2013.4，现在已经破产了。
禁用NAND闪存，错误消失了。 2014.1不可能很快就会到来（在这个问题上）。 是时候还原了！ 以上来自于谷歌翻译 以下为原文 Had a working project in 2013.2 and upgraded to 2013.4 and now its broken. Disabled the NAND flash and the error went away. 2014.1 can't come soon ehough (in reguards to this). Time to revert! |
|
|
|
|
只有小组成员才能发言，加入小组>>
2322 浏览 7 评论
2733 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2369 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
653浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
462浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
222浏览 1评论
669浏览 0评论
1861浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5540
评论
淘帖
8734
