66AK2L06 JESD实现与宽带ADC和DAC的连接包括BOM及原理图

2018-9-19 09:03:22 1806 转换器接口 FPGA

0 描述此参考设计适用于目前使用 FPGA 或 ASIC 连接到高速数据转换器、需要在缩短上市时间的同时提高性能并显著降低成本、功耗和尺寸的开发人员，其中包含集成了 JESD204B 接口和数字前端 (DFE) 处理功能的首个广泛可用的处理器。通过连接 12J4000 ADC 和 38J84 DAC 可为测试和测量以及国防应用提供高效的解决方案。主要特色信号处理器易于通过 JESD204B 集成到数据转换器多通道采样率高达 368Msps，处理带宽为 120MHz 适用于滤波、下采样或上采样的 DFE 处理系统已针对测试和测量以及国防应用进行优化附加了 JESD 的宽带采样信号处理解决方案，包含 DSP、ADC 和 DAC 板、演示软件、配置 GUI 和入门指南强大的演示和开发平台，包括三个 EVM、一个确定性延迟卡、原理图、BOM、用户指南、基准、软件和演示 0 Schematic/Block Diagram.pdf 625.15 KB , 下载次数: 0 物料清单.pdf 120.78 KB , 下载次数: 0 参考指南.pdf 630.86 KB , 下载次数: 0
举报淘帖0 只看该作者相关推荐 • 高通道数JESD204B菊链可扩展时钟解决方案 2220 • 5G无线测试仪高通道数JESD204B时钟生成参考设计 3800 • 高速数据转换器与基带处理器连接的宽带接收器系统设计 2042 • JESD204B的系统级优势 1967 • 66AK2L06 SoC能够实现测试与测量设备的最小化吗？ 1291 • 基于66ak2l06器件开发用来实现jesd204b标准的FMC接口功耗估计 2034 • 使用 DSP+ARM SoC 的优化雷达系统物料清单/参考指南及应用手册下载 2465 • 关于66AK2L06XCMSA的问题 2021 • 66AK2L06的PLL初始化不过 2104 • 基于KeyStone™ II架构的SoC 66AK2L06 2846