发 帖  
[问答]

AD9361双通道接收数据,通道错乱,请问出现这种情况的原因是什么?

8903 AD9361 波形
2018-8-2 09:50:18   评论 分享淘帖 邀请回答 举报
6个回答
2018-8-2 09:59:51 评论

举报

2018-8-2 10:15:17 评论

举报

2018-8-2 10:35:01 评论

举报

2018-8-2 10:52:29 评论

举报

2018-8-2 11:09:22 1 评论

举报

1 条评论
  • 2019-2-22 16:10

    在FPGA的接口时序做约束和优化,如何约束和优化 我调试中在低速率下接收端没问题 在高速率下接收端波形错乱 调整0x006和0x007两个延时寄存器,波形有变化但是还是不理想 所以请问一下在FPGA端的接口时序如何约束和优化

2018-8-2 11:23:19 评论

举报

只有小组成员才能发言,加入小组>>

2249个成员聚集在这个小组

加入小组

创建小组步骤

快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表