电子发烧友论坛|
我在使用AD7492芯片，这个芯片的11引脚PS/FS部分休眠和完全休眠引脚，高电平的时候是部分休眠，低电平的时候是完全休眠，我想问一下，能否不让处于休眠模式，是不是悬空的时候就可以不让处于休眠模式吗？
0
|
|
相关推荐
9个回答
|
|
|
根据AD在整个转换期间，convst信号状态不同，AD7492分成两种工作模式：
模式1：高速采样模式 这种模式下，convst信号在转换结束前就给高电平，也就是说conv引脚输入一个启动转换的负脉冲。 模式2：部分或全部睡眠模式 convst信号在转换完成后仍然处于低电平，会使器件进入睡眠模式，具体哪一种睡眠模式就是由PS/FS信号决定。 楼主想要的“不进入睡眠的正常工作模式“即采用模式1，给convst引脚输入一个启动转换的负脉冲即可，但需注意，负宽度脉冲不能持续到转换结束。 希望能帮到楼主。 |
|
|
|
|
Lucia_nie 发表于 2018-8-1 08:59 你说的负脉冲，是不是先经过低电平，然后再拉高？ |
|
|
|
|
|
|
|
|
|
|
|
怎么让他处于高速模式？处于高速模式11引脚是否要接高电平
|
|
|
|
|
|
处于高速模式，11引脚状态应该是不起作用的（11脚状态睡眠模式下起作用）。 |
|
|
|
|
|
如果我不想要休眠模式，我只想要正常模式，是不是11引脚悬空就可以了？ |
|
|
|
|
|
悬空，可能仍然是高电平（不清楚内部是否有上拉电阻，以实际为准）。建议不用的引脚接到地或电源。 嗯，高速模式下，用不到11引脚状态。 |
|
|
|
|
|
那这样说吧，我们就想用高速模式，请高速我在硬件设计的时候，到底这个引脚到底接不接电源？ |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1718 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4103 浏览 2 评论
8811 浏览 1 评论
3028 浏览 1 评论
6953 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1166浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1460浏览 2评论
1387浏览 2评论
1136浏览 1评论
1006浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2249
评论
淘帖
2030
