电子发烧友论坛|
对AD7682的配置和时序可能是有理解上的不对，导致输出的是乱码。
时序设计如下：AD转换的周期为5.3us,，采样时钟为50MHZ，CFG配置为“11111111111111”； 采样RAC模式，； SCK的周期为50MHZ，SDIN是在CNV下降沿后20ns进行配置。 不知道这样子设计的时序是不是有问题，导致了AD7682没有回复？且SDIN输出波形也不对； 硬件设计方面，AD7682供电电压为5V，VIO3.3V，参考电压为5V。 求指导！谢谢！ 下边是使用XILINX chipscope 捕捉的时序（采样时钟200M）： 下边是示波器捕捉的SDIN： 
0
|
|
相关推荐
3个回答
|
|
|
可以看一下原理图吗？
|
|
|
|
|
|
|
|
|
|
|
|
从示波器波形看，SDIN的驱动有冲突。请检查AD7682的CNV, DIN, SCK, SDO与FPGA对应引脚连接正确，并且FPGA内部的引脚输入输出定义正确？
|
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1721 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4106 浏览 2 评论
8815 浏览 1 评论
3032 浏览 1 评论
6956 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1169浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1461浏览 2评论
1389浏览 2评论
1138浏览 1评论
1009浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3426
评论
淘帖
259
