|
在编写testbench进行测试之后，输入信号始终保持不变这是为什么呢`timescale 1ns/1ns
`define clock_period 20 module BCD_tb; reg clk; reg rst_n; reg cin; wire out; wire [3:0] q; BCD u0( .clk(clk), .rst_n(rst_n), .cin(cin), //进位输入信号 .out(out), //进位输出信号 .q(q) //输出信号 ); initial clk =1; always #(`clock_period/2) clk=~clk; initial begin rst_n=1; repeat(30)begin cin =0; #(`clock_period*4); cin =1; #(`clock_period); end #1000_000_000; $stop; end endmodule 为什么Cin信号始终保持不变 
0
已退回1积分
|
|
相关推荐
5个回答
|
|
|
学习学习。。。
|
|
|
|
|
|
感谢楼主。。。
|
|
|
|
|
|
搞不清楚！！！！！！！！！！！！！1
|
|
|
|
|
|
先给复位信号一个低电平，这样就可以了
|
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1298 浏览 0 评论
410 浏览 0 评论
求助：遇见诡异问题，FPGA模块A输出端口连接模块B输入后，模块A不能正常工作的
1451 浏览 1 评论
469 浏览 0 评论
1409 浏览 1 评论
4275 浏览 94 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2892
评论
淘帖
1453
