完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
大家好,
我现在在做一块C6678板卡,用到了CDCE62005给C6678提供时钟。 现在CDCE62005第1、2、3通道都有时钟了,而且是我想要的,CDCE62005的PLL Lock引脚也可检测到高电平了。 但是出现一个问题是: 一开始我是直接FPGA写CDCE62005内部RAM,通道0是有时钟输出的。 后来我执行了,RAM写道ROM,然后再Lock ROM,之后通道0就没输出了,而其他通道正常。真奇怪!!我写ROM,再Lock这两部操作应该是对所有通道是同等的啊,为什么第0通道坏了,而其他通道正常? 第0通道怎么着也没有时钟输出,即使我把已经配置成功的第1通道的参数拿来配置第0通道。 我用万用表量了一下,发现第0通道的差分正负引脚短路了。但是,我电路上是没有短路的,这点我比较肯定,因为我做了好几张同样板子,同时检测的。 我想问的是: CDCE62005会不会出现这种情况,就是说其他几路可以正常,而某一路则可以坏掉。坏掉的表现形式就是正负引脚短路。 我想先让ti的FAE帮我确认一下CDCE62005的确是坏掉了,这样我就去换块新的,毕竟拆芯片再重新焊接,也挺麻烦的。 |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
865 浏览 0 评论
TMS320F28377D:新做了以377d为芯片的板子,上电后芯片复位引脚出现方波请问如何解决?
2051 浏览 0 评论
TPS55340通电后输入端保险丝烧断,芯片输入和GND之间短路
3790 浏览 4 评论
5145 浏览 0 评论
请问如何用DM368对RGB格式的图片数据进行编码生成JPEG格式图片?
1841 浏览 1 评论
CC3100BOOST使用CC3200lunchXL进行烧录
836浏览 2评论
69浏览 2评论
81浏览 2评论
71浏览 2评论
99浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-16 17:45 , Processed in 0.558067 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号