完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
FPGA选用alter公司的cyclone V系列,DDR3外接2片,程序调用DDR3 ip核UniPHY,程序综合编译没有问题,只配置了几个引脚定义,就出现了如下错误:
Error (14566): Could not place 1 periphery component(s) due to conflicts with existing constraints (1 dual-regional clock driver(s)) Error (175001): Could not place 1 dual-regional clock driver, which is within DDR3 SDRAM Controller with UniPHY fbone erro 175001是erro 14566的具体错误,我不太清楚175001这个错误的意思,他的根本原因是因为我的引脚定义导致FPGA内部时钟资源的错误么? 谢谢哪位大神帮我解答一下 |
|
相关推荐
12个回答
|
|
这个错误是进行工程编译时出现的
|
|
|
|
学习学习,在线等。
|
|
|
|
altera对ddr管脚是有限制的,你看看不分配管脚是不是就不报错了,如果是你就要找到是哪个管脚引起你这个错误的再去查手册看看为啥管脚不行!
|
|
|
|
谢谢您的回答,我这个工程里要控制2组DDR3,发现是内部PLL资源等不够,我现在将一组设为硬控,一组设为软控,硬控的PLL、DLL、OCT设为master,软控设为slave。编译就通过没有问题了!只是请问,这样设计可以么?硬控和软控一个full-rate,一个half-rate,可以共用PLL、DLL和OCT么?谢谢 |
|
|
|
谢谢您的回答,我这个工程里要控制2组DDR3,发现是内部PLL资源等不够,我现在将一组设为硬控,一组设为软控,硬控的PLL、DLL、OCT设为master,软控设为slave。编译就通过没有问题了!只是请问,这样设计可以么?硬控和软控一个full-rate,一个half-rate,可以共用PLL、DLL和OCT么?谢谢 |
|
|
|
硬核没用过,不过编译过了应该就可以吧,这个就要上板测试啦!!!
|
|
|
|
不知道你画板子了没,建议两片ddr的话可以用一套总线,这样例化一个ip就可以了,增加ip核的dq位宽,就可以控制两片了!
|
|
|
|
我已经硬件做好了,我的FPGA一共连接的4块DDR3,分为2组,每组2片DDR3做数据位拓展 |
|
|
|
那个引脚设置下,因为是引脚功能复用,在使用DDR时,改成IO即可,具体操作,在Quartus界面上端,会看到Assignments,然后点开选择Device,打开后,选择Device and Pin Options,打开后,点开Dual-Purpose Pins,在右边界面,把Value值全改成 Use as regular I/O就可以了,在编译应该没错了
|
|
|
|
a416485164 发表于 2018-4-21 21:31 您好谢谢您的回答,按照您的建议,我去查看了我的dual-purpose Pin 的设置,是按照您说的设置的,错误依然存在哦! |
|
|
|
a416485164 发表于 2018-4-21 21:31 您好谢谢您的回答,按照您的建议,我去查看了我的dual-purpose Pin 的设置,是按照您说的设置的,错误依然存在哦! |
|
|
|
//*********************************2018年的问题……
虽然回答已晚,但是当做后来者的借鉴之处吧。 这个错误是代码问题。 错误指出“Could not place 1 dual-regional clock driver, which is within DDR3 SDRAM Controller with UniPHY fbone”。 即不能布局一个混合驱动的时钟。 可能是逻辑代码,比方说在代码不同地方将两个时钟给到DDR3,或者对某一个时钟信号赋值当做输出使用(大概率)。 还可能是约束代码问题,在引脚分配文件里将同一个时钟信号分配了两个不同的引脚(小概率)。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
328 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1457 浏览 0 评论
440 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1597 浏览 1 评论
495 浏览 0 评论
4399 浏览 97 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-21 12:47 , Processed in 0.703496 second(s), Total 61, Slave 55 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号